设为首页收藏本站

切换到窄版

毕业设计论坛»论坛 › 设计下载 › 计算机设计 › [毕业设计]基于FPGA的VHDL语言数字钟（含秒表）设计

12 / 2 页

发新帖

楼主: wangjinagng

[毕业设计] [毕业设计]基于FPGA的VHDL语言数字钟（含秒表）设计

发表于 2013-4-24 08:41:01 | 显示全部楼层

我一般不顶贴，

但今天我要顶一下。

回复支持反对

使用道具举报

发表于 2013-4-24 11:29:04 | 显示全部楼层

看下子哈

回复支持反对

使用道具举报

发表于 2013-5-30 19:06:52 | 显示全部楼层

我要积分!!!!!!!!!!!!!!!!

回复支持反对

使用道具举报

发表于 2013-5-31 17:20:52 | 显示全部楼层

支持一下半支

回复支持反对

使用道具举报

12 / 2 页

发新帖

Archiver|手机版|小黑屋|文百网

GMT+8, 2025-6-8 21:35 , Processed in 1.090857 second(s), 20 queries , MemCache On.

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表