[课程设计]利用VHDL语言设计的数字钟

xiaodone · 发表于 2008-9-10 16:07:44

文件格式：word
文件大小：198.00KB
适用专业：PLD技术
适用年级：大学
下载次数：4 次
论文编号：11015
下载咨询：点击联系客服

论文简介：
《PLD技术》课程设计利用VHDL语言设计的数字钟，共10页，1170字
一、题目:数字钟
二、设计目的
掌握各类计数器和分频器以及它们相连的设计方法；掌握多个数码管的原理与方法；掌握CPLD技术的层次化设计的方法；掌握使用VHDL语言的设计思想；对整个系统的设计有一个了解。
三、设计系统环境
（1）一台PC机；
（2）一套GW48型EDA实验开发系统硬件；
（3）X+PLUS Ⅱ集成化的开发系统硬件。
.......

论文文件预览：
共1文件夹，1个文件，文件总大小：198.00KB，压缩后大小：145.93KB

课程设计-利用VHDL语言设计的数字钟
利用VHDL语言设计的数字钟.doc [198.00KB]

下载地址：

购买主题本主题需向作者支付 200 下载币 才能浏览

alexlost · 发表于 2008-12-19 10:52:44

楼主的资料太好了

ysy_xin · 发表于 2009-4-1 08:45:15

我想要这个论文!!!!!!!!!!!!!

ivhh · 发表于 2013-4-6 20:59:49

好看

caizhenhua8800 · 发表于 2013-4-7 09:39:35

努力赚积分。。。。。。。。。。。努力赚积分。。。。。。。。。。。努力赚积分。。。。。。。。。。。努力赚积分。。。。。。。。。。。努力赚积分。。。。。。。。。。。

jackyli · 发表于 2013-4-7 14:22:45

这个系列的帖子都不错

klein · 发表于 2013-4-7 14:14:18

好东西

shilang · 发表于 2013-4-10 22:30:54

楼主很有意思, 写得不错

李波儿 · 发表于 2013-4-16 09:09:33

辛辛苦苦了

shuichi · 发表于 2015-1-26 16:21:30

wo 看看回复得了不···呵呵

		自动登录	找回密码
密码			立即注册

xiaodone xiaodone 当前离线积分 97	发表于 2008-9-10 16:07:44 \| 显示全部楼层 \|阅读模式文件格式：word 文件大小：198.00KB 适用专业：PLD技术适用年级：大学下载次数：4 次论文编号：11015 下载咨询：点击联系客服论文简介：《PLD技术》课程设计利用VHDL语言设计的数字钟，共10页，1170字一、题目:数字钟二、设计目的掌握各类计数器和分频器以及它们相连的设计方法；掌握多个数码管的原理与方法；掌握CPLD技术的层次化设计的方法；掌握使用VHDL语言的设计思想；对整个系统的设计有一个了解。三、设计系统环境（1）一台PC机；（2）一套GW48型EDA实验开发系统硬件；（3）X+PLUS Ⅱ集成化的开发系统硬件。 ....... 论文文件预览：共1文件夹，1个文件，文件总大小：198.00KB，压缩后大小：145.93KB 课程设计-利用VHDL语言设计的数字钟利用VHDL语言设计的数字钟.doc [198.00KB] 下载地址：购买主题本主题需向作者支付 200 下载币才能浏览
xiaodone xiaodone 当前离线积分 97	相关帖子 • [毕业设计]通用技术课程系列实验研究—数字时钟实验设计 • [毕业设计]基于FPGAHDL数字时钟设计及仿真 • [毕业设计]基于AT89S51单片机的数字电子钟设计 • 学年[论文]基于STC89C51的智能电子时钟的设计和制作 • [毕业设计]基于单片机的数字钟硬件设计 • [课程设计]基于51单片机的数字钟 • 电子技术[课程设计]多功能数字钟电路的设计 • 电子技术[课程设计]多功能数字钟 • [课程设计]基于EDA的电子时钟设计 • [课程设计]《VHDL语言》课程设计报告四路抢答计时器
	回复使用道具举报

[课程设计] [课程设计]利用VHDL语言设计的数字钟

相关帖子

有意思

楼主历害