文件格式:word
文件大小:1.23MB
适用专业:信息与电气工程
适用年级:大学
下载次数:5 次
论文编号:41588
下载咨询:点击联系客服 论文简介:
毕业设计 基于FPGA的JPEG2000编码IP核设计,共73页,18202字。
目录
第1章 绪论 1
1.1图像压缩的背景 1
1.1.1图像压缩的意义 2
1.1.2图像压缩的可行性 2
1.2 JPEG2000标准 3
1.2.1 JPEG2000标准的组成及特点 3
1.2.2 JPEG2000编码器结构框图 4
1.2.3 JPEG2000编码各部分简介 5
1.3课题研究的主要内容及本文的组织结构 6
1.3.1课题研究的主要内容 6
1.3.2本文的组织结构 6
第2章 小波变换的基本理论 8
2.1小波变换的基本概念 8
2.1.1小波函数和小波变换的定义及性质 8
2.1.2连续小波变换(CWT) 9
2.1.3离散小波变换(DWT) 9
2.2小波变换的快速算法 10
2.2.1 Mallat算法 10
2.2.2提升算法 12
第3章 JPEG2000中小波变换的硬件实现 15
3.1 FPGA简介 15
3.1.1 基于FPGA的设计工具 15
3.1.2 基于FPGA的设计方法 15
3.2一维提升变换 17
3.2.1分裂模块 17
3.2.2预测模块 18
3.2.3更新模块 20
3.2.4 一维小波变换的硬件结构 22
3.3 二维小波变换的实现 29
3.3.1 二维小波的Mallat分解 29
3.3.2 二维小波变换的硬件实现 30
第4章 小波变换实现结果与分析 32
4.1 小波变换实现结果 32
4.2 小波变换实现结果的分析 33
结论 34
参考文献 35
附录A 37
附录B 60
致谢 66
【摘要】 JPEG2000 作为新一代静止图像压缩标准,它放弃了JPEG所采用的以离散余弦变换为主的区块编码方式,而采用以离散小波变换(DWT)为核心的编码方式。本文介绍了JPEG2000标准中架构组成及特点,并较为详细地介绍了小波变换的理论基础,对其Mallat算法和提升算法进行了阐述。对小波提升算法的直接型架构和折叠型架构两种模式进行探讨,并在完成硬件结构设计的基础上,使用Verilog硬件描述语言对两种结构设计进行了完全可综合的RTL级描述及功能仿真。最后在Xilinx公司的FPGA开发软件ISE8.2i中对原结构及改进后的结构进行综合和实现并对综合报告进行分析对比,最终得出改进后的小波变换结构相对硬件面积减少速度相差不大,可以满足各种实时性要求。
【关键词】 JPEG2000标准,小波变换,提升算法,FPGA
论文文件预览:
共1文件夹,1个文件,文件总大小:1.23MB,压缩后大小:415.38KB
- 毕业设计-基于FPGA的JPEG2000编码IP核设计
- 基于FPGA的JPEG2000编码IP核设计—毕业论文.doc [1.23MB]
下载地址: